本人属应届毕业生，进入公司发现公司用的的fpga几乎全是xilinx的，几乎都是是和无线通信有关。...

  最大化【Package Pins】，如图10-45 所示， 和按钮配合，完成对器件引脚的排序，如图中我们将所有VREF 引脚排在一起，选中所有VREF 引脚，右键功能选择【Set Prohibit】，禁止所有VREF 引脚的分配。...

  下面通过一个简单的实例介绍如何创建PlanAhead项目，进行I/O规划。...

  PlanAhead允许导入多种不一样的源文件，包括HDL和NGC核。在RTL编辑器中能打开、编辑、开发RTL源文件。下面我们介绍【Sources】源文件视图和RTL编辑器的使用。...

  PlanAhead工具是Xilinx提供的一个集成的、可视化的FPGA设计工具，它可以被应用于FPGA设计过程中的不同阶段，常见的应用包括用PlanAhead进行RTL源代码的开发、I/O引脚规划、RTL网表分析、布局布线

  Xilinx可编程逻辑器件设计与开发（基础篇）连载33：Spartan

  下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。...

  Xilinx可编程逻辑器件设计与开发（基础篇）连载28：Spartan

  FPGA和PCB设计人员保留少数FPGA引脚作为测试引脚，FPGA设计者在编写FPGA代码时，将需要观察的FPGA内部信号定义为模块的输出，在综合实现时再把这些信号锁定到保留的测试引脚上，最后连接...

  Adam Taylor玩转MicroZed系列之57：Zynq和PicoBlaze第二部分到现在为止，我们大家都知道如何在基于Zynq SoC的系统中例化PicoBlaze 软核处理器。在这篇博客，我们将继续探索更多关于如何生成PicoBlaze 程序以及怎么样去使用JTAG接口更新程序而不是重新编译整个设计。...

  赛灵思 FPGA的配置与JTAG（一）最近自己做了一块FPGA板子，不慎将PROM的两根引脚连错，导致在配置时无法正确识别PROM的型号，颠三倒四地排除了一个星期问题最终幸运解决。之后感叹自己实在是不小心，导致如此低级错误，...

  针对赛灵思ISE工具的verilog编程经验小结用了半个多月的ISE，几乎全是自学起来的，碰到了很多很多让人DT好久的小问题，百度也百不到，后来还是都解决了，为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结，把这几天的...

  赛灵思企业来提供的Verilog(FPGA/CPLD)设计小技巧这是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了更好的提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 。...

  FPGA快速入门经验谈（part2）FPGA入门学习网络讲座： “柏氏”7步FPGA快速入门学习法...

  FPGA的快速入门经验谈（part1）有很多年轻人，被割裂了历史，被荒废了未来，迷茫， 迷茫到几乎绝望，不过，他们还年轻，青春尚存，还有创造力，还有奋斗的资本，其中不乏不甘心被抛弃，被覆盖之人。...

  Atlys开发板FPGA Design Flow LAB3的KPSM3程序最近在使用Atlys开发板，简单地过了一下板子光盘上的程序。因为例子用到了PicoBlaze，而在这之前并没有接触过PicoBlaze的东西，所以一开始有畏难情绪。...

  编写具有100%可靠性代码的几个技巧您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能是在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做...

  赛灵思（Xilinx）FPGA用户约束文件的分类和语法说明FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），能够实现时序约束、管脚约束以及区域约束。...

上一篇：行业资讯-切割焊接新闻[28]-自动化切割焊接网-中国自动化网 下一篇：PLC操控工位呼叫单元实训项目