RISC-V CON 上海、深圳3月登场 聚焦RISC-V 发展最新动向
2019年3月06日—中国近年来积极发展半导体产业，其中又以RISC-V近年来成长动能强劲，布局RISC-V架构已久的32/64位嵌入式CPU核心供货商晶心科技(Andes Technology)，将于3月19、21日分别在上海及深圳举办「RISC-V CON」，除了介绍晶心AndeStar™ V5高效能处理器核心25系列的新产品及最新小面积的22系列，还邀请到RISC-V基金会中国顾问委员会主席方之熙博士及中国开放指令生态(RISC-V)联盟秘书长暨中科院计算所研究员包云岗博士，分享中国RI
UltraSoC在2019年嵌入式世界展（Embedded World 2019）上演示了高级多核调试技术
UltraSoC今天宣布，其UltraDevelop 2集成开发环境(IDE)现在可用于beta测试，并正在向合格的重点客户提供试用。新IDE将于本周在德国纽伦堡举办的嵌入式世界展会(Embedded World 2019)上首次公开展示。UltraDevelop 2于2018年10月推出，为系统级芯片(SoC)的开发团队提供了一个完整而全面的集成化开发环境(IDE)：集成了调试、运行控制和性能调优功能，可为硬件、固件和软件的运行提供集成化的视图，以及高级异常检测、可视化和数据科学等功
UltraSoC宣布为Western Digital的RISC-V SweRV Core处理器和OmniXtend缓存一致性互连提供支持
面向RISC-VECO的嵌入式分析领先供应商UltraSoC今天宣布：公司已在其嵌入式分析架构中为Western Digital的RISC-V SweRV Core™处理器和相关的OmniXtend™缓存一致性互连结构提供全面支持。 两家公司已携手合作创建了一个调试和片上分析生态系统，它将为Western Digital的内部开发团队以及选择采用SweRV Core处理器来开发自有应用的第三方伙伴提供支持。“Western Digital已被证明是RISC-V生态系统中强大的推动
地点：台湾新竹市东区中华路二段188号国宾大饭店，邮编：30060时间：2019年3月12日(周二)至3月13日(周三)内容：RISC-V台湾地区研讨会将展示开放、扩展和国际化的RISC-V生态系统，突出影响RISC-V指令集架构(ISA)未来发展的当前和潜在项目及实施，着重关注中国和亚洲地区RISC-VECO的成长。活动将呈现多场演讲，以及海报展示和演示。RISC-V基金会以下会员公司将在研讨会上发言：Andes Technology;Codasip;Cryptape Techno
下一代Armv8.1-M架构：为最小型嵌入式设备提供强化的机器学习和 信号处理能力
Arm宣布针对其下一代Armv8.1-M架构推出基于M-Profile Vector Extension (MVE)矢量扩充方案的Arm Helium技术。这一全新技术可以帮助开发者简化软件开发流程，并明显提升未来Cortex-M系列处理器的机器学习能力与信号处理性能。业界正在加速推动创建一个拥有万亿互联设备的世界，而要实现这一愿景，我们一定要找到行之有效的方法来扩展网络边缘众多受限设备的计算能力。通过提升这些设备的计算能力，研发人员能够直接为设备编写机器学习(ML)应用程序，并在设备本地实现自
CEVA，全球领先的智能和互联设备信号处理平台和人工智能处理器IP授权许可厂商 (纳斯达克股票交易所代码：CEVA) 宣布提供RivieraWaves蓝牙5.1 IP。这款IP支持通过到达角(AoA)和出发角(AoD)进行测向的热门全新功能，以此来实现增强的定位服务。CEVA同时提供蓝牙双模和低能耗蓝牙两种版本。ABI Research研究分析师Henrique Rocha评论道：“实时定位系统(RTLS)和室内定位系统(IPS)具有巨大的市场潜力，涵盖包括人机一体化智能系统、医疗保健、零售中的接
事项：台湾地区RISC-V研讨会正在征集演讲提案和海报论文。地点：台湾新竹市东区中华路二段188号国宾大饭店 ，邮编：30060日期：2019年3月12日(周二)至3月13日(周三)详情：RISC-V基金会将与Informa的知识与交流部门KNect365合作举办台湾地区RISC-V研讨会。现开始为本次台湾地区研讨会征集演讲提案和海报论文，征集截止日期为2019年1月11日(周五)。请在此提交您的摘要。开放、广阔、国际化的亚洲RISC-VECO将聚焦当前和未来的RISC-V项目及其实施，
中国市场对RISC-V很欢迎，因为中国希望自己的半导体业更加独立。SiFive自2018年8月设立中国公司以来，受到了中国客户的欢迎。SiFive作为基于RISC-V指令集架构的商业化处理器核心IP的领先供应商，其推出了DesignShare平台，将已验证过的IP分享至云端，让客户的设计过程变得更简单。RISC-V生态中最缺的是人才，在这方面，SiFive已与很多大学和科研机构合作。
当我为参加2018年中国集成电路设计年会(ICCAD2018)的珠海之行做准备时，正好和一个朋友在进行交流，她刚刚在上海参加了由“四大”会计师事务所中某公司组织的一场会议。她告诉我说她从活动中得到的关键收获是主题演讲中的一个观点——“中国不是新兴市场，中国就是最大的市场”。我很想了解这一个观点是否也适用于半导体行业。ICCAD的确是一个大型而繁忙的展览，其中最重要的主题之一是AI和机器学习，Cadence、VeriSilicon、Synopsys、Mentor和其他公司的演讲也都谈到了这一领
业内首款RISC-V SoC FPGA架构为Linux带来实时功能， 让研发人员在设计安全可靠的低功耗产品时能够自由创新
在5G、机器学习和物联网(IoT)联合推动的新计算时代，嵌入式研发人员需要Linux操作系统的丰富功能，这些功能必须在更低功率、发热量有严格要求的设计环境中满足确定性系统要求，同时满足关键的安全性和可靠性要求。传统的片上系统(SoC)现场可编程门阵列(FPGA)将可重新配置的硬件和Linux解决能力集成到单个芯片上，可以为研发人员提供理想的自定义设备，但这种方法功耗过高，并且安全性和可靠性都没办法保证，否则就一定要使用缺乏灵活性且昂贵的处理架构。未解决这样一些问题，Microchip Technolog
以协调和推动Linux系统发展为宗旨的Linux基金会慢慢的开始与同样由多家大型机构支持的RISC-V基金会合作，鼓励科技公司更多地使用开源RISC-V指令集架构(Instruction Set Architecture，ISA)。这两大组织计划将Linux和RISC-V社区整合以提高RISC-V ISA的采用率，与专有芯片设计企业(如Arm)抗衡，此次合作的成果将以培训项目、工具开发、社区建设和治理、市场支持以及法律咨询的形式呈现。RISC-V基金会执行董事Rick OCon
Cadence发布首款面向AI语音及音频处理优化的DSP产品—Tensilica HiFi 5 DSP
HiFi 5 DSP将基于神经网络的语音识别算法性能提高达4倍楷登电子（美国Cadence公司，NASDAQ：CDNS）今日发布面向音频和语音处理的Cadence® Tensilica®HiFi 5 DSP，是首款为高性能远场处理和人工智能语音识别处理量身优化的IP核。对比HiFi 4 DSP，第五代HiFi DSP的音频处理性能提高2倍，神经网络（NN）处理性能提高4倍，是数字家庭助手和车载娱乐系统语音控制用户界面的理想选择。随着数字家庭助手普及度的快速上升，语音控制用户界面慢慢的变成了厂商开发创新消费产品
记者11月9日从中科院计算所获悉，中国开放指令生态(RISC-V)联盟(下简称“RISC-V中国联盟”)于8日在浙江乌镇召开的世界互联网大会上宣布成立。联盟理事长由中国工程院院士、中科院计算所研究员倪光南担任。图灵奖获得者、美国加州大学伯克利分校教授DavidPatterson在成立仪式上发布了由中科院计算所翻译的中文版《RISC-V手册》。RISC-V是一套由美国加州大学伯克利分校发明的开源指令系统。该系统全开放、低门槛、可免费使用，开发者能够自由设计以实现不同的芯片创新创意。“RISC-
有人预言，RISC-V或将是继Intel和Arm之后的第三大主流处理器体系。实际上，三年前RISC-V基金会刚刚成立，如今已有200家会员，会员遍布27个国家，代表了全球人工的52%，正在走向国际化。尤其近一年来，在中国的影响力逐步扩大，受到中国政府、高校和企业的欢迎，覆盖超过25个组织机构与大学。为此，近日RISC-V基金会(RISC-V Foundation)在中国组建了RISC-V基金会中国顾问委员会。那么，RISC-V为何在短时间内如此受欢迎?RISC-V三大特点相比于Arm，
方之熙博士被任命为RISC-V基金会中国顾问委员会主席，加速RISC-V ISA在中国的应用
今天在中国乌镇举行的世界互联网大会(World Internet Conference)上，RISC-V基金会(RISC-V Foundation)宣布，半导体行业资深人士方之熙(Jesse Zhixi Fang)博士已被任命为RISC-V基金会新组建的中国顾问委员会主席。RISC-V基金会是一家由其成员所管理的非营利组织，致力于促进免费开源的 RISC-V指令集架构(ISA)的应用与实施。RISC-V基金会在中国影响力逐步扩大覆盖超过25个组织机构与大学，在此基础上，中国顾问委员会 将对RISC-V
上一篇：简易型PLC的运用领域包含哪些？ 下一篇：共享11种PLC常用环节梯形图程序及解析